[반도체기초] polyswitch(폴리스위치)

이번에 알아볼 소자는 FUSE 종류 중 하나인 Polyswitch(폴리스위치) 다.

FUSE라 하면 아마 이미 익히 들어 잘 알고 있을 것이다. 특정 정류 이상이 흐르게 되면 끊어지는 소자를 FUSE라고 하는데 한번 끊어지게되면 교체해줘야하는 불편함이 있다.

그래서 요즘에는 FUSE를 잘 사용하지 않고 대신 사용하는 소자가 있었으니! 바로 polyswitch(폴리스위치) 이다.

폴리스위치는 부품의 교체 없이 반영구적으로 사용할 수 있는 특징이 있는데 회로에 과전류가 유입되면 열에 의하여 폴리스위치가 저저항체에서 고저항체로 변하게되고 이에 따라 과전류를 제한하여 기기의 내부회로를 보호하게 된다. 반대로 소자의 온도가 낮아지게되면 저항값은 다시 초기상태로 돌아와 회로가 정상동작 하게 된다.

기존의 FUSE보다 진동, 습기, 먼지등의 환경에서 우수한 특성을 갖고 있으며 간편한 장착으로 인해 현재 많은 곳에서 사용되고 있다.

폴리스위치 선정에 중요한 용어들을 정리해보면 아래와 같다.

Ih ( Hold Current ) : 최대 사용가능 전류
주위온도 20℃에서 이 전류값까지는 절대 동작(전류차단)하지 않으며, 정상적으로 동작하는 전류의 최대값을 말함.

It ( Trip Current ) : 최소 동작가능 전류
주위온도 20℃에서 이 전류값부터는 절대적으로 동작(전류차단)하며, 과전류로 판단할 수 있는 최소전류값을 말함

참고 사항 : 실질적으로 PolySWitch는 Ih값과 It값 사이에서 동작을 하게 되며 상대적으로 높은 과전류가 인가되면 빨리 동작하고 낮은 과전류가 인가되면 늦게 동작하며 그 정확한 동작 시간은 각 Part별 Time-to-Trip Graph를 참조

Vmax ( Maximum Device Voltage ) : 최대 사용가능 전압
이 전압값은 각 Part의 내전압을 의미하며 이 전압값이내에서는 각 Part의 사용이 가능

Imax ( Maximum Device Current ) : 최대 허용 전류
이 전류값은 각 Part의 내전류를 의미하며 이 전류값이내에서는 각 Part의 사용이 가능

Rmax ( Maximum Device Resistance ) : 최대 초기 저항치.

Rmin ( Minimum Device Resistance ) : 최소 초기 저항치.

R1max ( Minimum Device Resistance measured 1 hour post trip ) : Solder or 첫 Tirp후 1시간 이후의 최대 저항치.


폴리스위치 선정 방법은

1. 우선 내가 폴리스위치를 적용할 시스템의 최대전류와 전압을 확인
2. 적용제품의 최대온도를 고려하여 lh(hold current)를 계산 ( lh = I / 변화율)
3. 계산된 lh를 근거로 제품을 선정하며 lh는 회로의 부하전류보다 같거나 커야한다.

Read More»

[반도체기초] TTL CMOS 비교

TTL(Transistor-Transistor Logic)
CMOS(Complementary Metal Oxide Semiconductor)
TTL은 BJT(트랜지스터)를 중심으로 제작
CMOS는 FET를 중심으로 제작

Read More»

[반도체기초] 풀업(Pull-Up) 풀다운(Pull-Down) 저항

앞선 포스팅에서 약속한대로 이번에는 회로 설계시 많이 사용되는 풀업(pull up)과 풀다운(pull down)에 대하여 설명해보도록 하겠다.

먼저 풀업과 풀다운 설명 전에 왜 우리는 풀업과 풀다운이 필요한가 알아보도록 하자.
이전에 우리는 Unknow에 대하여 배웠는데 '0'이 될 수도 있고 '1'이 될 수도 있다고 설명하였다. 그런 회로의 상태를 플로팅(floating) 되어 있다 라고 한다.
영어 사전에 플로팅(floating)이라고 찾으면 '떠있는' 이라는 뜻으로 해석된다. 말 그대로 회로가 떠있는 상태로 외부의 어떤 상황에 따라 '0'이 될 수도 있고 '1'이 될 수도 있다.

필자의 경험으로 설명하자고하면 대학교때 8개의 LED가 달린 8051 라인트레이서 펌웨어를 코딩하고 있었는데 LED가 필요 없어 LED와 연결된 8개 포트를 입력으로 한 상태로 펌웨어를 다운로드 했더니 8개의 LED들이 어떤건 켜져 있고 어떤건 꺼져있는게 아닌가?

왜그러지 하면서 손으로 만졌더니 8개의 LED가 랜덤으로 꺼졌다 켜졌다 하더라. 그 당시에는 왜 그러지? 하면서 너무나 신기했던 기억과 함께 내가 펌웨어를 잘못 코딩 했거니 하고 8개 LED 포트를 출력으로 바꿔 LED를 전부 OFF 시킨 후에 진행 했던 기억이 있다.

이것이 바로 floating으로 인한 오작동 이였다.

위의 그림대로 MCU의 포트를 입력으로 전환하면서 Hi-Z 가 되었고 그것으로 인해 하드웨어 회로가 잘못 설계되어 가운데 회로가 플로팅되어 버린 것이다. 이것을 해결 하기 위한 방법으로 풀업(pull up) or 풀다운(pull down)으로 회로를 추가하여 전체 회로가 플로팅(floating) 되지 않도록 방지해주는 것이다.

따라서 회로 설계시 회로가 플로팅(floating) 되지 않도록 설계하는 것이 전체 회로의 오동작을 방지 할 수 있는 좋은 회로이다.

풀업 풀다운 사용 이유
1. 입력 일 때 플로팅 상태를 방지하고 H, L로 올바르게 인식하기 위해서
2. 입력 일 때 입력신호를 사용하지 않으나 나중에 사용하려는 경우
3. 출력 일 때 오픈 컬렉터, 오픈 드레인 회로일 경우 기준 전압을 위한 회로로 사용
4. 출력 일 때 출력 전류를 증대 시키려는 경우
5. 초기값을 주기 위해서

Read More»

[반도체기초] Vcc Vdd Vee Vss

이전  High Impedance(z) and Unknow(x) 포스팅에서 약속한대로
(http://aboutmadlife.blogspot.kr/2014/09/high-impedancez-and-unknowx.html)
오늘은 Vcc, Vdd, Vee, Vss에 대하여 알아보도록 하겠다. 일반적인 전기전자 관련 공학과를 나왔다면 무수히 많이 보게되는 것들이 위와 같은 약자들인데 전원에서 많이 사용하는 Vcc Vdd와 Gnd를 많이 보았을 것이다. 최근에는 통상 Vcc와 Gnd 정도로 많이들 사용하여 의미가 전달되는데 문제는 없지만 우리는 엔지니어이기 때문에 왜 이런 용어를 썻는지 다시 한번 정확하게 알고 가도록 하자.
벌써 알고 있던 분들도 있겠지만 현재의 반도체라는 것을 거슬러 올라가면 TR과 FET 까지 올라 갈 수 있다. 우리가 알고 있는 IC(칩)들의 최소단위라고 생각하면 되는데 이것들을 이용하여 게이트를 구성하고 게이트들이 모여 블럭을 구성하고 우리가 원하는 동작을 한다.
TR과 FET는 아래와 같이 생겼다.
TR은 C(Collector), B(Base), E(Emitter)로 구성되어 있고 FET는 Drain, Gate, Source로 구성되어 있다. 대충 감이 오는가?

Vcc(+)와 Vee(-)는 TR을 기준으로 했을 때 Collector와 Emitter의 첫글자로 구성한 용어 이고 Vdd(+)와 Vss(-)는 FET를 기준으로 했을 때 Drain과 Source의 첫글자로 구성한 용어이다.
또한 TR은 TTL에 기반을 두고 있고 FET는 CMOS에 기반을 두고 있다.
(http://aboutmadlife.blogspot.kr/2014/09/vih-vil-voh-vol-nmh-nml.html)

그러나 최근에는 TTL과 CMOS논리군이 서호 호환되고 모호해졌기 때문에 위와 같은 용어들이 Vcc(Voltage of Common Collector)와 Gnd(Ground)로 축소 사용되고 있다.

그리고 왜 Vc, Vd, Ve, Vs 라고 하면되지 두개씩 붙였냐고 묻는다면... 기존공학용어에 Vc, Vd, Ve, Vs가 사용되는게 많기 때문에 그것을 피하기 위해서 두개씩 붙였다고 한다.

끝~ 궁금하신 것은 리플 달아주세요~

Read More»

[반도체기초] High Impedance(z) and Unknow(x)

오늘은 반도체 기초에 대해서 무엇에 대해할까 생각하다가 초보자들이 가장 많이 헤깔려 하는 High impedance와 Unknow의 차이에 대하여 설명해 보도록 하겠다.

먼저 디지털에서는 신호를 크게 4가지로 나타낼 수 있다. 우리가 흔히 아는 0과 1 신호가 있고 거기에 추가로 Z와 X가 있다. 

우선 디지털 신호에서 0과 1이 무엇인지부터 보자.

디지털에서 0은 Low로도 표현하기도 하고 GND라고도 표현하기도 할 수가 있다.

1은 High라고 표현하기도 하고 VCC라고도 표현 할 수 있다.

여기서 중요한 것이 VCC와 GND 이다.(VCC가 머고 GND가 먼지는 다음 포스팅에서 다루도록 하겠다.)

http://aboutmadlife.blogspot.kr/2014/09/vih-vil-voh-vol-nmh-nml.html

앞서 포스팅 했던 것을 보면 High로 인식하는 범위와 Low로 인식하는 범위가 다르게 되는데 말 그대로 0과 1 또한 디지털 시스템에서 사용하는 전원이 어떤 것이냐에 따라 달라지게 되는 것이다. (헉헉.. 너무 어렵게 설명했나 ㅠ)

그런데 거기에 우리가 알아야 할 것이 두개 더 있다.(ㅠㅠ 어려운거 투성이구만)

바로 Z의 High Impedance와 X의 Unknow이다.

가장 간단하게 설명한다면

'X'는 '0' 또는 '1'을 의미하고

'Z'는 '0'도 아니고 '1'도 아니다.

라고 생각하면 된다.

헤깔리는가?

좀 풀어서 설명해보겠다.

X는 Unknow으로 해석하는데 말 그대로 X라는 포트가 0이 될 수도 있고 1이 될 수도 있다는 말이다. 

Z 또는 Hi-Z로 표현하는 것은 High Impedance으로 해석하는데 높은 저항상태로 해석하여 0도 아니고 1도 아니다.

0과 1이 아니면 먼가 싶겠느냐만은 이해하기 쉬울려면 선이 끊어져있다. 라고 생각하면 될 것 같다. 높은 저항상태이기 때문에 마치 선이 끊어진 상태(단선) 으로 해석하면 더 쉽겠다.

그러면 아마 0, 1, X 까지는 이해가 되는데 Z는 머여? 라는 생각이 들 것이다.

아래 그림을 보면 아하 라는 생각이 들 것이다.

   

(나름 심열을 기울였으나 발로 한 것 처럼 보이니 양해 부탁드림 ㅠ)

그림을 보면 Hi-Z의 예제 중 하나로 Hi-Z가 오픈되어 있는 상태에서 Pull-Down 상태가 되어 있으면 0이 출력되고 Pull-Up 상태가 되어 있으면 1이 출력된다.(Pull-Down과 Pull-Up에 대해서는 다다음 포스팅 쯤 ㅡ.ㅡ 아 할거 많네)

따라서 Z(High Impedance)는 위와 같은 단선과도 같은 상태라고 이해하면 될 것 같다.

후.. 여기까지 설명을 했는데 잘 이해가 되었으려나 모르겠다.

디지털에서 신호는 0, 1, Z, X 가 있다는걸 잘 이해하면 되겠다.

사실 이것 말고도 metastable라는 것도 있지만 이것까지 설명하면 디지털과 아날로그 사이? 정도가 되는 것 같아 일단 여기까지만 설명한다.

혹시나 이해가 안되는 것이나 잘못된 것이 있다면 리플 달아주면 감사드립니다.

(__*)그럼

Read More»

[반도체기초] Setup Time / Hold Time

-      setup time(tS) : tS는 clk 신호의 동작 변화가 검출되기 전 입력이 검출이 가능한 레벨 이상으로 유지되어야 하는 시간, 상대측이 받을 준비를 하는데 필요한 시간

-      hold time(tH) : tH는 clk 신호의 동작 변화가 진행되기 위하여 입력이 적절한 레벨로 유지되는 대기 시간, 상대측이 클럭 high후에 출력을 내기 위해서 필요한 시간

-      입력은 clk 변화 전에는 적어도 tS동안, 클럭 변화 후에는 tH동안 안정해야 함

Setup Time Violation / Hold Time Violation

-       setup time violation(tS) : ‘U_FF1입력 D’가 setup time인 2ns를 만족하지 못하여 출력값을 보장할 수 없음 

-       hold time violation(tH) : ‘U_FF1입력 D’가 hold time인 2ns를 만족하지 못하여 출력값을 보장할 수 없음 

Read More»

[반도체기초] VIH VIL VOH VOL NMH NML 의미

VIH(HIGH Level Input Voltage) - Logic “High”로 인식되는 전압 범위

VIL(LOW Level Input Voltage) - Logic “Low”로 인식되는 전압 범위

VOH(HIGH Level Output Voltage) - Logic “High”를 출력할 때 전압

VOL(LOW Level Output Voltage) - Logic “Low”를 출력할 때 전압

잡음 여유(Noise Margin)

NMH = VOH – VIH

 - Logic “High”을 전달하는 경로에서 허용 가능한 전압 변동의 최대값

NML = VIL – VOL

 - Logic “Low”을 전달하는 경로에서 허용 가능한 전압 변동의 최대값

클럭속도 향상은 소비전력의 증가

동작전압의 하강은 소비전력의 감소

동작전압의 하강은 Noise Margin 감소

Read More»

[반도체기초] 반도체(다이오드, FET, MOS) 원리

싸이블로그를 통해 한번 작성했던 내용인데 요거 관련해서 관심 있는 사람들이 많은 것 같아 부수적인 것들을 좀 더 추가하여 재포스팅 해본다.

내가 이걸 왜 만드냐 하면…. 인터넷 자료에는 원자 단위부터 설명된 것이 내가 찾기로는 없기 때문에 반도체 엔지니어들의 이해를 돕기 위해서 이것을 작성한다!!!

보통의 반도체 관련 자료는 인터넷에 다 있으니까 나는 거꾸로 유추하면서 인터넷에 없는 설명을 하도록 하겠다. 반대로 이야기하면 다른 인터넷 글 읽고 이 글을 읽어야 이해가 된다(?) 랄까…

자 그럼 시작해 볼까~ (오글오글)

먼저 일반적으로 우리가 배운 다이오드는 N-type, P-type 반도체가 접합(junction)되어 있는 것을 다이오드라고 한다.

n형과 p형이 결합하면 결합되는 부분이 농도로 인해 확산(diffusion)을 통해서 n형의 자유전자가 p형의 정공으로 가면서 결합되며 이 상태를 중성?, equilibrium 이라고 한다.

n형에서 자유전자가 빠져 나간 자리는 +immobile charge가 생기게 된거고 p형에서는 홀이 없어진 것과 같으니 –immobile charge가 생긴 것이고 이 둘간의 내부 electric field가 발생하는데… 

그럼 여기서 접합된 부위는 왜 섞이다가 마느냐? 이다.

그것은 확산(diffusion)과 electric field의 힘이 평형이 되서 그렇다고… 인터넷에….-_-);;

어쨌든 먼가 대충 이해가 될 듯 말 듯 하다??

서로 섞여서 중성이 되는 것은 알겠어… 그런데 왜 n형쪽은 +immobile charge가 생기고 p형쪽은 –immobile charge가 발생하는 거지? 서로 중성이라면서? 그럼 극성이 없는 거 아닌가?

자 그럼 여기서 한 단계 더 내려가야 한다.

n형과 p형 반도체가 어떻게 만들어지는 보자.

n형 반도체

4가의 Ge(게르마늄)이나 Si(실리콘) 등의 원자에 5가의 As(비소)나 Sb(안티몬)을 극히 소량을 섞으면 다음 그림과 같이 5개의 외각 전자 중 4개는 Ge, Si의 가전자와 공유 결합을 하고 남은 전자 1개는 자유 전자가 된다. 이 자유 전자가 결정안을 자유롭게 돌아다니면서 전하의 운반체 역할을 한다. 전하의 운반체가 음(-)전하를 띤 전자인 반도체를 N형 반도체라고 한다.

[네이버 지식백과] N형 반도체 [N type semiconductor, -形半導體] (Basic 고교생을 위한 물리 용어사전, 2002.4.15, (주)신원문화사)

p형 반도체

순도가 높은 4가의 Ge(게르마늄)이나 Si(실리콘)의 결정에 3가의 In(인듐)이나 Ga(갈륨)을 극미량 넣으면 8개의 전자가 서로 공유 결합하여야 되는데 하나가 부족한 곳이 생긴다. 이와 같은 곳을 정공(hole)이라고 한다. 이때 이 홀을 이웃한 전자들이 자꾸 메움으로써 회로에 전류가 흐른다. 홀은 음(-)전하를 띤 전자가 하나 모자란 상태이므로 양(+)전하로 볼 수 있다. 이 홀이 전하의 운반체 역할을 하는 반도체를 P형 반도체라고 한다.

[네이버 지식백과] P형 반도체 (Basic 고교생을 위한 물리 용어사전, 2002.4.15, (주)신원문화사)

편하게 네이버에서 퍼 왔다.

흠… 원래 순수한 Si 실리콘의 공유 결합은 부도체에 가깝다. 그런데 여기에 불순물(dopant)를 어떤 것을 섞게 되느냐에 따라 전자가 더 하나 많아 지면 n형, 전공이 하나 더 많으면 p형이 되는 것이다. 

싸고 많이 만들어야 하니까 실리콘 쓴 거고(Si는 규소고 규소는 모래에 많으니까… 싼거겠지?) 

불순물도 싼 거 썻겠지..(푸핫 ㅈㅅ;;;) 어쨌든 이렇게 n형과 p형이 만들어 지면서

아까 다이오드에서 n형의 하나 남는 전자가 p형의 정공으로 들어가면서 결합하는 것이다!!

어?! 그럼 n형쪽은 +immobile charge가 생기고 p형쪽은 –immobile charge 발생은?? 좀 감이 오는가?

이해를 돕기 위해 주기율표를 추가하면

잠깐 산으로 가서 설명이 하나 더 필요하다. 원자(atom)라는 것은 물질의 기본적인 최소 입자로 원자핵 + 전자로 구성되어 있다.

다시 돌아와서 주기율표를 보면 Si는 14에 있는데 여기서 뒷자리 4가 Si가 가지고 있는 전자 개수가 되겠다. 그럼 하나 더 As는? 15에 있으니까 주위에 전자가 5개인가? … 맞다!!

반도체는 Si에 불순물로 As 섞으면 전자 하나가 남아서 n형이 되는 것이다. 

왜 이걸 설명하느냐

그럼 As에 5개의 전자가 있어야 하는데 하나가 없어지면 어떻게 되지? 당연히 + 지 머…

그럼 p형으로 볼 때 13에 있는 B의 주위에 전자가 하나 더 생겨서 4개가 되면 B는 어떻게 되지? 당연히 – 지 머…

이제 감이 오는가!?

공유 결합으로 인하여 n형은 자유전자가 하나 남게 되고 p형은 정공이 하나 남게 되는데 n형의 전자가 p형으로 이동하면서 n형은 전자를 하나 잃게 되어 +가 되는 것이고!!! p형은 전자를 하나 얻게 되어 –가 되는 것이다!! 

또한 주위에 공유 결합이 완벽해 지면서 전기가 흐를 수 없게 되는 것이다.

그래서 다이오드 접합 부위에 ‘공핍영역(depletion region)’이 생기게 되고 이 공핍영역을 전자가 이동할 수 없게 된다.

그럼? 전기는 어떻게 흐르지?

전기는 전자(or 정공)이 이동하면서 생기는 것이므로 자유전자가 있어야 한다~~

앞서 설명한대로 공핍영역 이외 지역들에는 자유전자들이 돌아다니게 되는데 공핍영역으로 인해 자유전자가 넘어갈 수가 없게 된다.

이후 전기가 걸렸을 때 설명들은 인터넷에 자세히 많이 나와 있으니 자료 참조하기를 바라며

간략히 설명하면

역방향 전압이 걸리면 공핍영역이 확장되고 순방향 전압이 걸리면 공핍영역이 줄어들게 되는데 이 줄어든 공핍영역을 전자가 넘어가기 위해 에너지가 필요하고 이것이 문턱전압(threshold voltage)이 되며 다이오드의 경우 약 0.5V~1V 정도가 되겠다.

더 자세한 내용은 인터넷 자료를 참조 바라며

나는 여기까지…

Read More»